AIoT 是人工智能和物聯網的融合
AIoT可以看成是物聯網的下一個階段——從簡單的物物相連，到AI加持的智能設備萬物互聯。人工智能和物聯網的融合是大勢所趨，因為它們剛好互補，AI（無論Cloud還是Edge側）需要物聯網收集的數據來訓練算法，物聯網也需要AI算法建立的模型來作出決策。
近幾年，各種智能硬件層出不窮，我自己就是一名發燒友，Google Glass, HTC Vive, HoloLens, MagicLeap等各種AR/VR, 無人機，智能電視，智能門鎖，智能燈，掃地機器人等等，市面上能買到的智能硬件，大部分我都會買來試一試。那么，這些智能設備的用戶體驗到底如何呢？
盡管DIY的智能家居系統對我這個科工男來說還不錯，朝我理想中的未來生活方式又邁了一步，但這個系統只對我特別友好，對于父母一代人來說，似乎就不那么智能也不那么方便了，Wi-Fi信號問題，電源中斷，操作系統更新，電池耗盡……一個微小的干擾可能會破壞整個系統。當系統出現問題或者需要改變設置的時候，家里人覺得找我，比鼓搗設備或者App要來得方便，于是我就變成了一個人肉中央遙控器:-)
今天的IoT還遠遠談不上成熟，對于大部分用戶來講還是太復雜，如果終端設備還需要人工干預，連接，登錄，配置，那還真的是不夠智能，也很難大規模地商業化落地。正因如此才有人說，目前所有的芯片都應該被重做一遍以支持AI功能。
今天的人工智能真的智能嗎？
我們可以隨機做個測試，拿出你的智能手機，對語音助理說：推薦餐廳，不要中餐，看看反饋的效果令你滿意嗎？即使是這樣簡單的一個對話場景，今天的語音助理也搞不定，未來兩年內，我們很有可能仍將面臨如此尷尬的情況。
為什么人類已經能夠可以設計出像IBM Watson，Google AlphaGo這樣強大的AI，卻無法實現一個簡單的聊天機器人呢？在去年的Google I/O開發者大會上，新一代谷歌助手采用Google Duplex技術已經可以像人類一樣打電話，令人驚嘆；但為啥一到手機上就貨不對板了呢？
今天人工智能的硬件性能、成本和功耗，離日常使用還存在很大差距。AlphaGo的硬件成本和功耗都非常昂貴，在它和圍棋世界冠軍、職業九段棋手李世石的著名對決中，花費了約2萬美元的電費。回到語音助理訂餐的問題上，你愿意為餐館推薦支付多少錢？
生物大腦vs超級計算機芯片
《深度學習》這本書的作者謝諾夫斯基，上世紀80年代就在研究神經網絡計算， 1989年，謝諾夫斯基到麻省理工學院計算機實驗室訪問。氣氛不算融洽，那里的人都質疑他的方法。午餐之前，謝諾夫斯基有五分鐘的時間，給所有人介紹一下他講座的主題。謝諾夫斯基臨場發揮，以食物上的一只蒼蠅為題，說了幾句話。謝諾夫斯基說，你看這只蒼蠅的大腦只有10萬個神經元，能耗那么低，但是它能看、能飛、能尋找食物，還能繁殖。MIT有臺價值一億美元的超級計算機，消耗極大的能量，有龐大的體積，可是它的功能為什么還不如一只蒼蠅？
在場的教授都未能回答好這個問題，倒是一個研究生給出了正確答案。他說這是因為生物的大腦是高度專業化的，進化使得它只具備這些特定的功能，而我們的計算機都是通用的，你可以對它進行各種編程，它理論上可以干任何事情，問題的癥結也正在于此，因為專業化和通用化的結構不同，1百萬神經元的昆蟲專用大腦可以超過80億個晶體管的通用芯片。
AIoT實現大規模商業化的前提，就是芯片要以相當低的成本和功耗，實現足夠強大的性能，摩爾定律過去50年的發展，CPU的性能有了超過40萬倍的提升，讓AI實現有曙光，又遠不能滿足AI落地的性能、成本、功耗需求。
用專用ASIC（Domain Specific, Dedicated ASIC）來榨出極致性能
我們知道，在性能-靈活度的折中上，像CPU這樣的通用處理器享有最大的可編程性和靈活度，但同等功能性能下，功耗最大; ASIC（Application Specific Integrated Circuit 專用集成電路）等于將使用場景固化，靈活度最小，但效率更優。
今天的大多數芯片，即使是許多所謂的ASIC，本質上仍然是多用途的。我們常常直接使用商業化IP和晶圓代工廠的標準單元庫，嘗試在一款芯片中盡可能多地組合功能，通過一次流片覆蓋更多市場，快速上市。但所有這些捷徑，都以降低芯片性能為代價。
如果我們把ASIC設計推向單一化的極致（Domain Specific, Dedicated ASIC），結果令人震驚。以加密貨幣挖礦計算為例，Benchmark的結果顯示，同樣成本下的專用ASIC效率，可以達到CPU的數十萬倍。這些設計者們采用全定制基本單元庫，手工來優化布局布線，挑戰晶圓代工廠DRC的極限，用設計SRAM基本單元的方式設計芯片，任何能夠優化的地方，他們都會大膽一試。有人說這是一種設計方法的倒退，浪費了大量的時間去做無意義的工作，但是礦機ASIC確實取得了驚人的性能。
過去大量的應用都可以用通用計算來解決，但是在AIoT的未來，硬件性能沒有冗余，并且長期存在瓶頸，加密貨幣的案例給了我們一些啟示，我們將一定需要ASIC，來釋放出極致的性能。
每個物聯網細分市場都用得起ASIC嗎？
雖然明確ASIC在性能方面的優越性，但半導體行業從來都要算一筆經濟賬，碎片化的物聯網市場，能夠負擔得起ASIC的投入嗎？
過去，設計一款28納米芯片的研發成本約為5000萬美元，7納米的研發成本上漲到3億美元，而預測3納米的芯片研發成本將達到難以置信的15億美元之多。已經很少有芯片設計公司，能夠承受得起這么昂貴的前期投入了。先進工藝制程的芯片研發成本不斷攀升，大公司要看到10億美金，100億以上銷售預期的市場才會進入，AIoT的早期無法一夜之間提供這樣的市場機會。
另一方面，盡管AIoT市場總量巨大，但每個細分市場都過于分散，單品的需求量不大，為其投入一顆ASIC的經濟回報，甚至很難收回其NRE成本。“物聯網”這個詞非常具有誤導性，它將成千上萬的碎片組合成一個單詞，一個集合的概念。總量看起來是個巨大金礦，實際上是個高度碎片化而且貧瘠的領域。但是如果沒有ASIC來提高性能和用戶體驗，這一個個細分市場又很難成長到上億量級的出貨。
專業化、多品類、小批量的芯片，要求上市時間更短，性能更高，還需要成本更低，多、快、好、省，簡直就是Mission Impossible，我們如何才能完成這一不可能的任務？
摩爾定律暗藏伏線 – 異構集成Heterogeneous Integration
當1965年，戈登摩爾發表他那篇充滿傳奇色彩的論文 – Cramming More Components onto Integrated Circuits，他不僅提出了后來被稱為“摩爾定律”而為人們所熟知的經典預言；同時，他也給我們留下了一條線索，如何用較小的組件，快速經濟地構建一個大型的系統，那就是Heterogeneous Integration（異構異質集成）。
戈登 摩爾在論文中寫道：It may prove to be more economical to build large systems out of smaller functions, which are separately packaged and interconnected.
對于極度追求性能卻又碎片化的AIoT市場而言，異構集成可能是一條很好的出路。
Chiplet：類似樂高積木的“裸片IP”復用
最近，Chiplet這個概念熱了起來。簡單來說，Chiplet技術就是像搭樂高積木一樣，把一些預先生產好的實現特定功能的芯片裸片（die），通過先進的封裝技術（比如3D, 2.5D）集成在一起形成一個系統芯片。而這些預生產裸片就是Chiplet。從這個意義上來說，Chiplet是一種新的“裸片IP”復用。
像樂高積木一樣，把不同模塊組合在一起的想法，已經被半導體行業討論了近十年，但真正進行商業化探索，還是在近幾年，晶體管的尺寸越來越接近技術極限，按照摩爾定律進一步縮減晶體管特征尺寸的難度越來越大之后。
Marvell的創始人Sehat 博士，在ISSCC 2015上提出了Mochi（模塊化芯片）架構的概念。2017年，DARPA推出了CHIPS計劃，專注于開發可根據需要組合的芯片，即將一系列模塊化芯片或Chiplets，通過die-to-die的互連方案封裝集成。理論上，Chiplet是一種開發周期短且成本較低的方法，可以將各種類型的第三方芯片（如I / O，內存和處理器核）組合在一起。
SoC，Chiplet和PCB的比較
對SoC，Chiplet和PCB進行設計成本、時間、風險和性能、功耗、產品尺寸等多維度的比較，可以看到Chiplet是SoC和大多數分立器件PCB之間的折衷方案，相比SoC，只犧牲了少量性能，但研發投入和研發周期已經大大降低。
特別的，針對AIoT市場，Chiplets模式提供了制造工藝選擇的靈活性。我們可以經濟高效地將先進工藝制造的高性能計算單元，和主流成熟工藝制造的模擬/射頻模塊，集成在一個封裝中。
Marvell Intel AMD zGlue 的Chiplet探索
Marvell自4年前推出MoChi架構以來，推出了一系列Virtual SoC產品（從產品Datasheet里可以看到），Mochi可以是許多應用的基準架構，包括物聯網，智能電視，智能手機，服務器，筆記本電腦，存儲設備等。但遺憾的是，隨著創始人Sehat卸任CEO，近一兩年沒有聽到太多Mochi相關的新消息。
Intel在高級封裝領域一直處于領先地位，之前的EMIB技術就有其獨到的優勢，而2018年12月Intel發布的Foveros技術則是3DIC方面一個長足的進步。Foveros架構中，芯片3D堆疊在有源硅載片上，并通過硅載片做互聯。相比2.5D封裝，使用Foveros的3D封裝大大提升了集成密度，同時芯片與有源硅載片之間的IO帶寬也有潛力能做更大，從而獲得更大的性能提升。
Intel的Foveros多少也是對AMD于前一個月發布的Rome架構處理器的回應。2018年11月，AMD發布的Rome架構處理器也是基于高級封裝，由多塊7nm Zen2處理器芯片粒和一塊14nm 互聯和IO芯片使用2.5D技術封裝而成，其中每塊7nm Zen2芯片粒都含有8個核，而多塊芯片粒經過組合最多可以實現64核，芯片粒之間則通過14nm互聯芯片進行芯片間通信。
初創公司zGlue也宣布了針對物聯網的商業產品，幫助客戶加速產品開發和將差異化產品推向市場。他們提出了一個稱為ZiP的集成平臺，利用Chiplet，Smart Fabric?可編程interposer，和基于云的設計軟件，實現芯片的低成本快速開發。
Chiplet普及化有機會催生新的商業模式
在今天的半導體產業價值鏈中，IC設計公司起著至關重要的主導作用，他們從供應商處購買IP（Intellectual Property），采購EDA（Electronic Design Automation）工具進行設計，再向晶圓廠下單進行芯片制造，再封測，最終直接或者通過分銷商，銷售芯片給系統公司客戶。但如果某天，Chiplet成為主流的選擇，當小芯片的標準建立起來時，有數十萬個商業化的Chiplet可供選擇，接下來會發生什么？
半導體產業的新結構 – Tier-1 IC品牌商
生產力的進步，必然帶來生產關系的變化。
如果我們看看汽車工業會發現，經過一個多世紀的發展，現在這個成熟行業的分工，包括汽車整車廠OEM，Tier-1，Tier-2，Tier-3供應商。一級和二級供應商的合作關系很有趣，一級供應商高度依賴二級供應商的專業技術技能，從Tier-2購買組件并將其打包成汽車級系統賣給整車廠，二級供應商制造零件并樂于將其銷售給Tier-1。整車OEM客戶更加信任一級供應商，基本上都是從Tier-1供應商處進行采購。
今天，半導體產業鏈中還沒有Tier-1、Tier-2的結構，傳統的IC設計公司同時兼任了兩者，他們設計整個芯片，最后銷售芯片產品。Chiplet，可能推動整個半導體行業的演化，Tier-1芯片供應商這一新物種將會出現。就像汽車行業一樣，一級芯片供應商（我們也可以稱之為品牌商）可以從二級Chiplet供應商處購買小芯片，并將其整合成SIP。Tier 2制造小芯片并且很樂意將它們出售給Tier-1，系統公司將主要信任和采購來自Tier-1 IC供應商的器件。
哪些玩家有機會成為Chiplet和Tier-1 IC供應商？
新結構，新牌桌。誰將最有可能贏得這場新游戲呢？
小型的芯片設計公司，IP供應商，甚至晶圓制造和封裝測試供應商，都有機會成為Chiplet供應商。最終，IC設計公司和IP供應商之間的界限將會模糊，它們將全部轉變為小芯片或者說硬IP供應商，并將Chiplets推向市場。
如果一家芯片設計公司可以通過Chiplets輕松獲利，而不必擔心供應鏈，銷售和市場營銷，那么這將像獨立工作室一樣敏捷、靈活、高效；如果工程師可以作為獨立設計工作室賺大錢，那么對于大型設計公司而言，按照原先的利益分配機制，想要留住這些天才，將會更加困難。
另一方面，誰將有機會成為一級IC供應商？
大型IC設計公司，分銷商，模塊制造商都可能有發言權。事實上，他們會爭先恐后地競相成為一級IC供應商，以獲得更多利潤。以經銷商為例，在傳統的半導體行業成本結構中，他們通常只能賺到芯片銷售額3-5％的毛利（如果不是缺貨炒貨的話）; 但一旦成為一級供應商，購買Chiplet并集成到SIP中，將有機會將毛利率提升至50%！（按IC設計公司毛利率的中值估算）經銷商對市場趨勢和要求非常敏銳，一旦他們獲得像Chiplet這樣的強大武器，補齊技術短板，他們也可以像芯片設計公司一樣逐鹿中原。
Tier-1 IC品牌商誕生后的全新生態系統
凱文凱利說，所有企業都難逃一死，所有城市卻幾乎不朽，企業總想成為封閉的帝國，城市才是開放的生命體。
經過多年的商業實踐，領先的芯片設計大公司已經開發出一套高效的內部協作機制，用集團層面的供應鏈運營能力，支持數百個研發部門，同時用統一的渠道和品牌來銷售所有產品。每個研發部門都像特種部隊，快速移動，共享資源，從整合的后臺得到及時的支持，快速發展。
隨著Tier-1 IC品牌商、Tier-2 芯片Chiplet供應商的出現，可能會出現一個更開放、更有活力的新生態系統。“但求所用，不求所有”，未來，不一定所有資源和技術能力都屬于某家大公司，而更有可能是一個由許多Chiplet Studios（芯片設計工作室）有機組合的生態系統，依托生態系統所整合的強大制造和運營能力，聚焦核心研發，完成快速創新。
規模化的品牌商，Tier-1 IC供應商大公司，擁有成熟完善的供應鏈體系，甚至工廠，銷售渠道，是芯片設計工作室的核心技術能力的放大器。這種一級芯片供應商+芯片設計工作室的開放生態系統，能夠更好地服務碎片化的AIoT市場。
